SALEAGLE® 4X FPGA 从动并行加载模式

1 术语/缩略词

FPGA : Field Programmable Gate Array 现场可编程门阵列

SP : Slave Parallel 从动并行

MCU : Micro Controller Unit 微型控制单元

SALEAGLE®（以下简称为 EG）: Eagle 安路鹰系列 FPGA

2 关于本手册

安路 EG4X FPGA 器件支持多种程序加载模式。本手册主要介绍从动并行（SP）加载模式以及从动并行级联加载模式的使用。内容包括使用从动并行加载模式的软件配置，使用从动并行加载模式和从动并行级联加载模式的硬件电路连接，另外包括 MCU 作为控制 FPGA 从动并行加载的主控器件时的软件工作流程。

3 从动并行加载模式

从动并行（SP）模式下，FPGA 作为从器件，由 MCU 控制加载位流。MCU 可以使用 TD 软件生成的.bin 文件或者.rbf 文件配置 FPGA。若使用.rbf 文件，则从每个字节的 BIT 顺序需要颠倒一下再向外发送。MCU 通过 CCLK、D[7:0] 信号将数据写入 FPGA。芯片在每个 CCLK 的上升沿接收数据，数据接收完成后，DONE 拉高表示配置完成，如果配置过程中出错，FPGA 会将 INIT_B 信号拉低。



图 1 从动并行配置时序

从动并行配置方式的时序如图 1 和表 1 所示。PROGRAM_B 拉低后，INIT_B 信号被拉低，表示芯片开始初始化，PROGRAM_B 保持拉低≥1us 后拉高，再等大约 10ms 后芯片初始化完成，INIT_B 回到高电平，可以开始配置。FPGA 在时钟的上升沿采样配置数据，在配置完成之后，DONE 信号变高，表示配置成功，芯片开始工作。如果在配置过程中出错，DONE 不会变高，且 INIT_B 信号将重新回到低电平。

用户若需要多个 FPGA 协同工作，可以采用级联配置方法。在 EG4X 芯片的从动并行级联配置模式下载时，主控 MCU 连续的将多片 FPGA 的配置数据移出，前一级 FPGA 芯片配置完成后，会将 CSO_B 信号拉低，选中下一级芯片。所有级联 FPGA 芯片的 DONE 引脚通过上拉电阻线与连接在一起，因此只有都完成配置后，所有芯片同时开始工作。 EG4X FPGA 从动级联模式的两级级联硬件连接图如图 2 所示。如果不用级联，则只保留第一级，去掉后一级 FPGA，同时 CSO_B 引脚不接即可。如果需要级联更多级，则按照第二级的连接方式，通过 CSO_B 向后串联即可。

表 1 从动并行配置时序参数

symbol	parameter	minimum	maximum	unit
T_program_b	PROGRAM_B low pulse width	1	-	us
T_init_b	INIT_B low pulse width	_	10	ms
T_clk	CCLK period	33	-	ns
T_ch	CCLK high time	16.5	-	ns
T_cl	CCLK low time	16.5	-	ns
T_dsu	Data setup time	16.5	-	ns
T_dh	Data hold time	6	-	ns



图 2 EG4X 系列 FPGA 的从动并行级联模式

多个 FPGA 协同加载也可以不通过 CS 串联，直接将多片 FPGA 的 CSI_B 接到 MCU，由 MCU 通过片选切换控制当前加载哪一片 FPGA。硬件连接图如图 3 所示的从动并行并联加载模式。



图 3 EG4X 从动并行并联加载

在两级或者多级 FPGA 级联的情况下，如果多个 FPGA 的位流一样，则可以将同一个位流数据连续读取多遍发送，达到配置多片 FPGA 的目的。如果多个 FPGA 的位流不一样，则可以连续读取多个位流文件，同时注意在文件切换之间 PROGRAM_B, CCLK 等信号的状态要保持不变。另外也可以将多个 FPGA 的位流文件合并成一个文件，连续的将合并后的位流文件数据送出即可。

4 软件设置

若要生成 FPGA 从动加载使用的.bin 文件或者.rbf 文件，则需要在 TD 软件中打开生成选项。



图 4 二进制配置文件生成软件开关

若要使用从动并行加载的级联模式，则还需要在 TD 软件中设置以下两个选项开关，分别为设置级联模式为 Flowthrough 模式和设置多片同步启动模式。



图 5 设置加载模式为级联 Flowthrough 模式



图 6 设置芯片启动模式为多片同步启动

5 参考设计

本参考设计中，采用安路 ELF2 FPGA 的内嵌 MCU 作为主控制器。将 TD 生成的二进制文件存入 SD 卡中，然后通过 MCU 读取二进制文件，通过并行接口将位流写入 EG4X20 器件中，硬件连接方式如图 7 所示。



图 7 EG4X20 两级从动并行加载硬件连接

串行时钟通过 MCU GPIO 进行模拟产生，CCLK 时钟频率为 462KHz，如图 8 所示。



图 8 CCLK 时钟

PROGRAM_B、INIT_B 时序关系如图 9 所示，初始化完成需要 10ms 左右。



图 9 PROGRAM_B 与 INIT_B 的时序关系

图 9 中黄色是 PROGRAM_B 信号，蓝色是 INIT_B 信号，紫色是 CCLK，绿色是 CSN 信号。PROGRAM_B 拉低持续一段时间（≥1us）后再拉高，FPGA 初始化完成大约需要 10ms，待 INIT_B 拉高后，MCU 可以对其进行配置，软件流程如图 10 所示。



图 10 MCU 软件流程

在 J-Link RTT 界面可得到发送的 Byte 数，和读取的 BIN 文件长度进行对比，读单文件字节总长度为 627955，在 MCU 中，读取了 2 次，结果对比 OK，如图 11 所示，没有丢数据！



图 11 发送字节比对结果

板级观测，此时 FPGA 工作正常

6 注意事项

必须在 TD 软件里设置相应选项后生成的.bin 或者.rbf 文件才可作为从动并行级联加载使用。

保证初始化芯片时 PROGRAM_B 拉低的保持时间和 INIT_B 的延时拉高等待时间。

MCU 串行向外移位数据时，若使用 .bin 文件，则正常送出；若使用.rbf 文件，则字节高低位颠倒发送。

多片级联芯片的 DONE 信号一起要连在一起。

7 参考文档

DS300_Eagle_DataSheet.pdf 内容

版本信息

日期	版本	修订记录
2018/6/19	1.0	初始版本
2018/6/20	1.1	增加从动并行并联加载模式介绍
2018/9/13	1.2	文档格式调整
2019/2/20	1.3	更新图 1，增加表 1 详细时序参数
2019/7/15	1.4	从动串行时序表里 T_init_b 的最小值删除
2019/8/5	1.5	初始化等待时间最短时间为 10ms
2019/10/31	1.6	更新从动串行配置时序图
2019/12/30	1.7	删除从动配置时最大建立时间限制，添加最小保持时间要求

版权所有© 2021 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。